SPARC-Architektur
Mikroprozessorarchitektur
From Wikipedia, the free encyclopedia
Die SPARC-Architektur (Scalable Processor ARChitecture) ist eine Mikroprozessorarchitektur, die hauptsächlich in Produkten von Oracle Verwendung findet. Daneben gibt es noch andere Hersteller, wie zum Beispiel Fujitsu Technology Solutions (ehemals Fujitsu Siemens Computers).
Geschichte
Sun Microsystems entwickelte ab 1985 und vermarktete ab 1987 die ersten Generationen von SPARC-Prozessoren. 1989 wurde die nicht gewinnorientierte Organisation SPARC International gegründet, als Anlaufstelle für die Weiterentwicklung der offenen SPARC-Architektur. SPARC International ist der Rechteinhaber an der Marke SPARC.[1]
Sun war zum Zeitpunkt der Entwicklung bereits der zweitgrößte Hersteller von Workstations mit dem Betriebssystem Unix (Marktanteile 1985: Apollo Computer 41 %, Sun 21 %). Mit dem SPARC-Prozessor wollte das Unternehmen, wie damals viele Hersteller von Workstations, eine RISC-Prozessorarchitektur schaffen, die die 68020- sowie die i386-Roadrunner-Prozessoren ablösen und viele Jahre lang konkurrenzfähig bleiben sollte. Die Prozessoren wurden von anderen Herstellern wie Texas Instruments oder Fujitsu gefertigt.
Sun brachte mit seiner Sun-4-Baureihe viele Workstations und Server heraus, die den SPARC-Prozessor verwendeten. Aber auch Fujitsu baute bis in das Jahr 2005 noch SPARC-Prozessoren in ihre PrimePower-Systeme ein. Außer SunOS bzw. Solaris können auf SPARC-Systemen auch Linux oder die modernen BSD-Varianten eingesetzt werden. 1995 wurde die ursprüngliche 32-Bit-Architektur auf 64-Bit erweitert und unter dem Namen UltraSparc vermarktet. Diese Architektur hat neben zusätzlichen Einheiten eine tiefere Pipeline und einige einfache SIMD-Befehle (Visual Instruction Set (VIS)). Der Ultrasparc-Standard hat mehrere Hauptversionen, die derzeit aktuelle Version ist UltraSparc T5.
Herausragende Eigenschaft der Architektur ist ein Registersatz (register file), der ursprünglich aus 128 32-Bit-Registern bestand. Die CPU kann nur auf einen Teil davon, normalerweise 32, direkt zugreifen. 24 davon sieht die CPU in einem Fenster, das per Software verschoben werden kann (→ Registerfenster). Dadurch können Argumente und Ergebnisse von Unterprogrammen ohne Umkopieren von Registern durch Verschieben des Fensters übergeben werden.
Die Gleitkommaeinheit kann als 32-faches 32-Bit-Register mit einfacher Genauigkeit, 16-faches 64-Bit-Register mit doppelter Genauigkeit oder 8-faches 128-Bit-Register mit vierfacher Genauigkeit verwendet werden.
Die aktuellen Versionen sind 32-Bit V8 und 64-Bit V9. Die SPARC V8 ist vollständig Big Endian. Die SPARC V9 benutzt Instruktionen im Big-Endian-Format, unterstützt jedoch beide Byte-Reihenfolgen für Datenwerte. Dies kann sowohl auf Instruktionsebene durch Verwendung spezieller Befehle als auch für ganze Speicherbereiche mittels einer MMU-Einstellung umgeschaltet werden. Letzteres wird insbesondere dann verwendet, wenn auf Speicherbereiche von Geräten zugegriffen werden muss, wie zum Beispiel den als Little Endian festgelegten PCI-Bus.
Eine einfache Version eines SPARC-Prozessors namens LEON1 in der Hardware-Beschreibungssprache VHDL ist von der ESA frei erhältlich. Sowohl das Design des UltraSPARC T1 als auch das des UltraSPARC T2 wurden 2006 bzw. 2007 unter der Open-Source-Lizenz GPL über das Projekt OpenSPARC veröffentlicht[2] und können dort heruntergeladen werden.[3] Auch das Design der Sun Microsparc ist seit Mitte 1990 im Quellcode veröffentlicht und frei nutzbar.
Es gibt auch eine Reihe Microcontroller-Implementierungen (zum Beispiel von Hitachi), die jedoch teilweise einen komprimierten Maschinencode besitzen und deshalb nicht binärkompatibel sind.
Seit der Übernahme von Sun Microsystems durch Oracle gehört mittlerweile der SPARC zu Oracle. 2017 zog sich Oracle aus der Entwicklung von SPARC zurück.[4]
SPARC64 ist ein eingetragenes Warenzeichen von SPARC International, Inc., und ist exklusiv an Fujitsu Limited vergeben.[5]
Im März 2022 veröffentlichte Fujitsu eine neue Roadmap für die Mainframe- und SPARC Server, daraus geht hervor, dass es bis ins Jahr 2035 keine Weiterentwicklung mehr geben wird, nur noch Verbesserungen, 2029 der Verkauf eingestellt und ab März 2035 der Support eingestellt wird.[6]
Modelle
verschiedene Implementierungen der SPARC-Architektur, unter anderem Suns erfolgreicher SuperSPARC und UltraSPARC-I:
| Sun SPARC-Mikroprozessor-Spezifikation | |||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Modell | Frequenz [MHz] | Architektur Version | Jahr | Prozess [µm] | Transistoren [Millionen] | Kern- abmessung [mm²] | IO Pins | Aufnahme [W] | Spannung [V] | L1 Dcache [k] | L1 Icache [k] | L2 Cache [k] | L3 Cache [k] |
| SPARC | 14,28–40 | V7 | 1987–1992 | 0,8–1,3 | ~0,1–1,8 | — | 160–256 | — | — | 0–128 | kein | kein | |
| microSPARC I | 50 | V8 | 1992 | 0,8 | 0,8 | 225 | 288 | 2,5 | 5 | 4 | 2 | ||
| SuperSPARC I | 33–65 | 3,1 | 256 | 293 | 14,3 | 16 | 20 | 1024 | |||||
| microSPARC II | 60–125 | 0,5 | 2,3 | 233 | 321 | 5 | 3,3 | 8 | 16 | kein | |||
| SuperSPARC II | 75–90 | 1994 | 0,8 | 3,1 | 299 | — | 16 | — | 16 | 20 | 2048 | ||
| TurboSPARC | 170–180 | 1995 | 0,35 | — | — | — | 7 | — | 16 | 1024 | |||
| UltraSPARC I | 140–200 | V9 | 0,5 | 5,2 | 315 | 521 | 30 | 3,3 | |||||
| UltraSPARC II | 250–480 | 1997 | 0,25 | 5,4 | 156 | 21 | 8192 | ||||||
| UltraSPARC IIi | 270–650 | 1998 | 5,75 | 148 | 370 | 17,6 | 1,7 | 2048 | |||||
| UltraSPARC IIe | 400–500 | 2000 | 0,18 | 5,4 | — | 13 | 256 | ||||||
| UltraSPARC III | 600–1200 | 2001 | 0,13 | 29 | 330 | 1368 | 53 | 1,6 | 64 | 32 | 8192 | ||
| UltraSPARC IIIi | 1064–1600 | 2003 | 87,5 | 206 | 959 | 52 | 1,3 | 1024 | |||||
| UltraSPARC IV | 1050–1350 | 2004 | 66 | 356 | 1368 | 108 | 1,35 | 16384 | |||||
| UltraSPARC IV+ | 1500–2100 | 2005 | 0,09 | 295 | 336 | 90 | 1,1 | 64 | 2048 | 32768 | |||
| UltraSPARC T1 | 1000–1400 | 279 | 379 | 1934 | 79 | 1,3 | 8 | 16 | 3072 | kein | |||
| UltraSPARC T2 | 900–1400 | 2007 | 0,065 | 503 | 342 | 1831 | 95 | 1,2 | 4096 | ||||
| UltraSPARC T2+ | 1200–1600 | UA2007 | 2008 | - | - | ||||||||
| UltraSPARC T3 | 1650 | 2010 | 0,04 | - | 371 | - | 139 | - | 6144 | ||||
| UltraSPARC T4 | 2850-3000 | OSA2011 | 2011 | 855 | 403 | - | 240 | - | 16x8 | 16x8 | 128x8 | ||
| UltraSPARC T5 | 3600 | 2013 | 0,028 | 1500 | 478 | - | - | - | 16x16 | 16x16 | 128x16 | 8192 | |
| Ross/Bridgepoint SPARC-Mikroprozessor-Spezifikation | |||||||||||||
| HyperSPARC A | 55–80 | V8 | 1993 | 0,5 | 1,5 | — | — | — | 5 | kein | 8 | 256 | kein |
| HyperSPARC B | 90–125 | 1995 | 0,4 | — | — | 25 | |||||||
| HyperSPARC C | 110–166 | 0,35 | — | — | 45,5 | 1024 | |||||||
| HyperSPARC D | 180–200 | 1,7 | — | — | — | 16 | 16 | ||||||
| Sun/Fujitsu SPARC64-Prozessoren | |||||||||||||
| SPARC64 V | 1350–2160 | V9 | 2004 | 0,13 | 191 | 290 | 269 | 40 | 1,2 | 128 | 128 | 2048 | kein |
| SPARC64 VI | 2150–2400 | 2007 | 0,09 | 540 | 422 | — | 120 | — | 6144 | ||||
| SPARC64 VII | 2700 | 2008 | 0,065 | 600 | 445 | — | 135 | — | 64 | 64 | 6144 | ||
| SPARC64 VIII | 2000 | 2009 | 0,045 | 760 | 513 | — | 58 | — | 32 | 32 | 4096 | ||
| SPARC64 X[7][8] | 3000 | 2013 | - | - | - | — | - | — | - | - | 24576 | ||
| SPARC64 XII[9] | 3900-4250 | 2017 | 0,02 | 5500[10] | 64 | 64 | 512 | 32768[10] | |||||
„Die“ eines TI microSPARC I
„Die“ eines Sun SuperSPARC II
„Die“ eines Ross hyperSPARC RT625A
Siehe auch
Weblinks
- LEON2 und LEON3 SPARC VHDL-Modelle (unter LGPL-Lizenz)
- SPARC-Prozessoren: Bilder und Beschreibungen auf cpu-collection.de
- OpenSPARC Overview (OpenSPARC-Projektseite)
- Fujitsu SPARC Servers (englisch)
- Multi-core multi-thread processor SPARC64 VI (englisch)
- MPF: Fujitsu präsentiert neue SPARC64 V-CPU
- SPARC64 X/X+ SpezifikationSPARC64 X/X+ Spezifikation
- Fujitsu SPARC XII Spezifikation