NetBurst

From Wikipedia, the free encyclopedia

La microarquitectura NetBurst, llamada también P68, fue la sucesora de la microarquitectura P6, ambas pertenecientes a la familia de procesadores x86 de Intel. Las primeras CPU en usar esta arquitectura llevaron el núcleo Willamette del procesador Pentium 4, lanzado al mercado el 20 de noviembre de 2000. Todas las variaciones subsequentes de Pentium 4 y Pentium D han sido basados en NetBurst. A mediados del 2001 Intel lanzó el núcleo Foster, el cual fue basado también en NetBurst, por lo tanto los CPU Xeon como también los Celeron basados en Pentium 4 usan la arquitectura NetBurst....

Tecnología Hyper Pipelined

La microarquitectura NetBurst incluye características como la tecnología Hyper Pipelined y el Motor de Ejecución Rápida.

Intel escogió este nombre por la 20 etapas de pipeline dentro del núcleo Willamette. Esto representa un incremento en el número de etapas cuando es comparado con el Pentium III, el cual solo tuvo 10 etapas de pipeline. el núcleo Prescott tiene unas 31 etapas de pipeline. Aunque un pipeline más profundo tiene ciertas desventajas, permite tener una velocidad de reloj más alta, lo cual, se consideró, compensaba cierta pérdida en el rendimiento. Mientras más pequeñas sean las instrucciones por ciclos de reloj (IPC) siendo esta una consecuencia indirecta de una profundidad del pipeline, por cuestiones de diseño (pequeñas cantidades de grandes pipeline tienen un menor IPC que un gran número de pequeños pipeline). Otro Inconveniente de tener un mayor número de etapas Pipeline es un incremento en el número de etapas que se necesitan para retraer un evento Cuando el predictor de saltos comete un error, incrementando así la penalidad por errores de predicción. Para hacer frente a esta cuestión Intel ideó el motor de ejecución rápida y ha empleado una gran idea a la tecnología de predicción de bifurcación, por lo cual Intel asegura una reducción de errores de predicción en un 33% tomando como referencia a los Pentium III.

Motor de Ejecución Rápida

Con esta tecnología, las dos ALU en el núcleo del CPU son doblemente bombeados, los cual significa que opera dos veces el núcleo de frecuencia de reloj. Por ejemplo un procesador a 3,8 GHz la ALU operará efectivamente a 7,6 GHz la razón detrás de todo esto es generalmente hacer aumentar un conteo de IPC bajo. Adicionalmente esto mejora el rendimiento integrado del CPU considerablemente. Intel también remplazó la alta velocidad del Barrel shifter con una unidad de ejecución Shift/Rotate que opera a la misma frecuencia del núcleo del CPU. La desventaja es que ciertas instrucciones son ahora mucho más lentas que antes, haciendo dificultosa la optimización de múltiples objetivos del CPU. Un ejemplo son las operaciones de Cambio y rotación (shift and rotate), el cual sufre la ausencia de un Barrel shifter el cual fue presentado en cada CPU x86 que comenzón con el i386 (y que está presente también en el Athlon).

Caché de Ejecución de Trazas

Intel incorporó está tecnología en el nivel L1 de la caché de instrucciones del procesador. Esta almacena micro-operaciones (μops) decodificadas, de manera que de permitir al procesador omitir la decodificación de instrucciones en el ciclo principal de ejecución de una instrucción. Por otro lado, las micro-operaciones son capturados por la memoria caché en la ruta de ejecución prevista, lo cual significa que cuando las instrucciones son buscadas por el procesador, éstas ya están listas para ser ejecutadas.

A pesar de estas mejoras, la arquitectura NetBurst ocasionó obstáculos a los ingenieros que intentaban ampliar su rendimiento. Con esta arquitectura, Intel parecía que podría alcanzar velocidades de reloj de 10 GHz. Debido a la creciente velocidad del reloj, Intel se enfrentó problemas para mantener la disipación de potencia dentro de límites aceptables. Intel alcanzó la barrera de velocidad 3,8 GHz en noviembre del 2004 pero encontró problemas intentando lograr incluso esa hazaña, con overclocking y enfriamiento extremo se lograron alcanzar los 5 GHz.

La arquitectura NetBurst fue abandonada después de estos problemas. Después desarrollaron la microarquitectura Core, inspirada en el núcleo P6 del Pentium Pro, el Tualatin Pentium III-S y más directamente el Pentium M.

Revisiones

Sucesor

Chips basados en NetBurst

Related Articles

Wikiwand AI