Encounter RTL Compiler

ハードウェア記述言語(HDL)で記述された論理回路定義を論理ゲートレベル回路に変換するための論理合成ツールの一つである。

合成手法の特徴としてトップダウン論理合成手法を推奨している。これは大規模設計に対して実用的な処理スピードを有していることを根拠としている。

第13回LSI・オブ・ザ・イヤーの設計環境/開発ツール部門で本製品群である「Encounter RTL Compiler GXL」が優秀賞を受賞している。

しかしながら、現時点で論理合成ツールは米シノプシス社が開発・販売しているDesign Compilerがデファクトスタンダードとなっているという見解が一般的である。

• 論理合成
• Verilog

• Encounter RTL Compiler製品概要 — ケイデンス
• Encounter RTL Compiler GXLが第13回　LSI・オブ・ザ・イヤー優秀賞を受賞

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

• 表示
• 編集