Intel Xeon (Sapphire Rapids)

Summarize Timeline Fact Check

Im Unterschied zu den Core-Modellen aus der Alder-Lake Baureihe kommen bei den Scalable-Processor-Xeons keine Effizienz-Kerne zum Einsatz. Erstmalig werden die Server-CPUs aus mehreren Chips bzw. Tiles / Dies über EMIB-Brücken (Embedded Multi-Die Interconnect Bridge) zusammengesetzt, um eine höhere Kernanzahl zu erreichen, es gibt einen MCC-Chip, der bis zu 34 (max. 32 aktiv in 7x5 Anordnung) Kerne enthält sowie XCC-Varianten, die aus 4 Tiles zusammengesetzt sind und bis zu 64 Kernen (maximal 60 aktiv, in 4x4 Anordnung) enthalten.

Arbeitsspeicher

Hier wird es erstmalig auch CPU-Varianten unter dem Handelsnamen Xeon Max geben, die 64 GByte High Bandwidth Memory (HBM2e) integriert haben. Dieser HBM kann in unterschiedlichen Modi genutzt werden:

• als einziger Hauptspeicher (dann in der maximalen Speichergröße stark begrenzt auf 64 GB)
• als zusätzliche DRAM-Kanäle neben den 8 normalen Kanälen mit DIMM-Steckplätzen (dann sind weitere Eingriffe nötig, um dies für die Applikationen nutzbar zu machen)
• als Cache vor den normalen 8 DRAM-Kanälen (den DIMM-Modulen)

Die Anzahl der DDR-Kanäle ist gegenüber der letzten Generation von 6 auf 8 gestiegen, es wird anstelle von DDR4 in der letzten Xeon-Generation nun DDR5-Speicher unterstützt, die maximale Taktfrequenz der DDR5-Kanäle liegt bei 4800 MHz, die aggregierte Speicherbandbreite je Sockel steigt damit auf 8 x 48,0 GB/s, zusammen 384 GB/s. In maximal der Hälfte der 8 DDR5-Kanäle können auch Optane PMem 300 series – persistent Memory-Module gesteckt werden. Es können Software Guard Extension (SGX) – Hauptspeicher Enklaven mit einer Größe von bis zu 512 GByte Größe genutzt werden.

Wegen der gestiegenen Anzahl von Speicherkanälen wird ein neuer Sockel E, der LGA4677 notwendig. Dies führt auch dazu, dass eine neue Server-Plattform Fox Creek Pass für diese CPU's genutzt werden muss, die bisherigen Server können also kein CPU-Upgrade erhalten. Als Chipsatz kommen neue C741 Codename Emmitsburg zum Einsatz, der mit einer DMI Generation 3 an die erste CPU angebunden ist.^[2]

Je CPU werden 80 Lanes PCIe 5.0 herausgeführt. Diese sind auch in Mehrsockelsystemen verfügbar, so dass die Ein-/Ausgabebandbreite linear mit der Anzahl der Sockel steigt. Über die PCIe 5.0 Lanes kann das CXL 1.1 Protokoll genutzt werden, um externen Memory (persistent oder flüchtig) anzuschließen. Die Speicherhierarchie wird damit bei den Xeons komplex:

1. CPU-Register
2. 1st + 2nd-Level-Cache je Kern
3. gemeinsamer 3rd-Level-Cache
4. optional bei der MAX-Baureihe der HBM2e-DDR-Speicher, entweder als 4th-Level-Cache oder als Zusatz DDR-Kanäle
5. die 8 Kanäle DDR5-Speicher, entweder flüchtig oder teilweise mit Optane persistenten Speicher, dann aber langsamer
6. optional entfernter CXL-Speicher über CXL 1.1 – PCIe 5.0
7. persistente NVMe-Geräte über PCIe 5.0
8. langsamere Speichergeräte über Erweiterungsbusse wie SAS, SATA

Es stellt sich die Frage, ob alle diese Schichten nutzbringend von existierenden Anwendungen verwendet werden können.

Je CPU sind bis zu 4 UPI-Kanäle (UPI 2.0) mit 16 GT/s vorhanden, um Mehrsockelsysteme zu verbinden.

Es kommt bei der 4. Generation wieder eine Befehlssatzerweiterung hinzu: die Advanced Matrix Extension (AMX), die selbst eine Erweiterung der AVX-512-Rechenwerke sind.

Von Intel beworben werden eine Reihe von Hardware-Beschleuniger-Bausteinen in den CPUs:

• die schon länger bekannte QAT – Quick Assist Technology (Kryptografie-Beschleuniger)
• DLB – Dynamic Load Balancer
• DSA – Data Streaming Accelerator
• IAA – In-Memory Analytics Accelerator

Diese Schaltungen sind aber jeweils nicht in allen Modellen vorhanden bzw. in unterschiedlichen Anzahlen vorhanden. Der maximale Hauptspeicherausbau beträgt 4 TB RAM je Sockel bei der Verwendung von 256-GB-DIMM-Modulen und ist nicht mehr modellspezifisch.

1. Stelle: Verkaufsklasse – Bronze (3), Silver (4), Gold (5, 6), Platinum (8), MAX (9)

2. Stelle: Generation (4)

3. + 4. Stelle: Modellnummer

Buchstabe:

• H: Virtualisierung optimiert
• P: IaaS optimiert
• Q: Flüssigkeitskühlung
• N: Netzwerkoptimiert
• M: Media optimiert
• S: Storage & Hyperconverged optimiert
• T: Verlängerter Lebenszyklus
• V: SaaS optimiert
• U: Einsockelvariante
• Y: Unterstützt Intel® Speed Select Technology – Performance Profile (Intel® SST-PP) 2.0
• +:

Die unterschiedlichen Optimierungen bedeuten unterschiedliche Anzahlen von Beschleuniger-Schaltungen im Chip.

• 4. Generation Scalable Processors
• Xeon W 34xx Workstation Processors

• Products formerly Sapphire Rapids. Intel, abgerufen am 12. Januar 2023 (englisch).
• Chipsatz C741. Intel, abgerufen am 12. Januar 2023 (englisch).
• Intel® Xeon® Scalable Processors Numbers and Suffixes. Intel, abgerufen am 19. Oktober 2023 (englisch)