LOADALL
From Wikipedia, the free encyclopedia
LOADALL命令は、その名前が示すように１命令でCPUのすべての内部レジスタをロードする。セグメントレジスタの可視部(visible part)に加えて、ディスクリプターキャッシュ部(cached part)もロードするため、公開されたx86命令ではできないことが可能である。 LOADALL命令の有用な使用例は、リアルモードのままで1Mバイト以上のメモリ領域をアクセスすることである（Unreal mode）。OS/2 1.x [2]などがLOADALL命令を使用している。
80286版LOADALL
オペコードは、0Fh 05h。80286版LOADALLは、セグメントレジスタの値に関係なく、00800h–00866hのアドレスからデータを読み込む。
| Address | number of bytes | register | register | register | register |
|---|---|---|---|---|---|
| 00800 | 6 | not used | |||
| 00806 | 2 | MSW (machine status word) | |||
| 00808 | 14 | not used | |||
| 00816 | 2 | TR (task register) | |||
| 00818 | 2 | flags | |||
| 0081A | 2 | IP (instruction pointer) | |||
| 0081C | 2 | LDTR (local descriptor table register) | |||
| 0081E | 4x2 | DS (data segment) | SS (stack segment) | CS (code segment) | ES (extra segment) |
| 00826 | 4x2 | DI (destination index) | SI (source index) | BP (base pointer) | SP (stack pointer) |
| 0082E | 4x2 | BX | DX | CX | AX |
| 00836 | 4x6 | ES descriptor cache | CS descriptor cache | SS descriptor cache | DS descriptor cache |
| 0084E | 4x6 | GDTR (global descriptor table register) | LDT descriptor cache | IDTR (interrupt descriptor table register) | TSS descriptor cache |
80286では、LOADALL命令を使用しても、プロテクトモードからリアルモードに戻ることはできない。すなわち、MSWのPEビットはクリアできない。しかし、LOADALL命令があれば、リアルモードのままで1MB以上のメモリにアクセスすることができ、プロテクトモードに移行する必要はなくなる。