Logique NMOS à charge à appauvrissement

Le NMOS à charge à appauvrissement est une forme de famille logique numérique qui utilise une seule tension d’alimentation, contrairement aux familles logiques NMOS (métal-oxyde-semiconducteur de type n) antérieures qui nécessitaient plusieurs tensions d’alimentation. Bien que la fabrication de ces circuits intégrés nécessitait des étapes de traitement supplémentaires, une vitesse de commutation améliorée et l’élimination de l’alimentation supplémentaire faisaient de cette famille logique le choix privilégié de nombreux microprocesseurs et autres éléments logiques.

Les MOSFET de type n en mode appauvrissement en tant que transistors de charge permettent un fonctionnement à tension unique et atteignent une vitesse supérieure à ce qui serait possible uniquement avec les transistors à charge à enrichissement. Cela s’explique en partie par le fait que les MOSFET en mode appauvrissement peuvent être une meilleure approximation de source de courant que le transistor en mode enrichissement plus simple, surtout lorsqu’aucune tension supplémentaire n’est disponible (l’une des raisons pour lesquelles les premières puces PMOS et NMOS exigeaient plusieurs tensions).

L’inclusion de transistors NMOS en mode appauvrissement dans le procédé de fabrication exigeait des étapes de fabrication supplémentaires par rapport aux circuits à charge à enrichissement plus simples ; cela s’explique par le fait que les dispositifs de charge à appauvrissement se forment en augmentant la quantité de dopant dans la région du canal des transistors de charge, afin d’ajuster leur tension de seuil. Cela se fait normalement par implantation ionique.

Bien que le procédé CMOS ait remplacé la plupart des conceptions NMOS dans les années 1980, certaines conceptions NMOS à charge à appauvrissement sont encore produites, généralement en parallèle avec leurs homologues CMOS plus récents. Un exemple est le Z84015^[1] et le Z84C15^[2].