5ナノメートル

数字は低いほど良い。トランジスタ・ゲートピッチはCPP(contacted poly pitch)、配線ピッチはMMP(minimum metal pitch)とも呼ばれる^[16][17]。

3.5 nm が、beyond 5 nmの最初のノードの名前である^[18]。

2018年、IMECとケイデンスは3nmテストチップをテープアウトした^[19]。サムスンも2021年に3nmのFETを作るために全周ゲート技術を使う計画を発表した^[20]。

ムーアの法則を超えたスケーリングでチップを製造する有用または重要だと考えられている有力技術として、光渦レーザー^[21]、MOSFET-BJTデュアルモードトランジスタ^[22]、3次元集積回路（英語版）^[23]、マイクロフルイディック冷却^[24]、PCMOS（英語版）^[25]、真空チャネルトランジスタ^[26]、テラヘルツ光^[27]、極端紫外線リソグラフィ^[28]、カーボンナノチューブ電界効果型トランジスタ（英語版）^[29]、シリコンフォトニクス^[30]、グラフェン^[31]、フォスフォレン（英語版）^[32]、有機半導体^[33]、ガリウムヒ素^[34]、インジウムガリウムヒ素^[35]、ナノリソグラフィ^[36]、再構成可能なカオス理論に基づくマイクロチップ^[37]がある。

• 2006年にKAISTと国立ナノファブセンターの研究チームは、従来のfinFET技術に基づく世界最小のナノエレクトロニクスデバイスである3nmトランジスタを共同開発した^[38][39]。当時作られた中で最小のトランジスタであった。
• 2008年に薄さが1原子、幅が10原子のトランジスタがイギリスの研究者によって作られた。将来のコンピュータの基礎としてシリコンの代替の可能性があるグラフェンから作られた。グラフェンはハチの巣状の構造のカーボンの平面シートから作られ、有力な候補である。マンチェスター大学のチームは当時最小のトランジスタを作るためにグラフェンを用いた。そのデバイスは数個の炭素のリングを含み、の大きさは1nmであった^[40]。
• 2010年、オーストラリアのチームは7個の原子からなる長さ4nmの単機能トランジスタを作製した^[41][42][43]。
• 2012年
  • 忠北大学校のチームは2nmトランジスタを作製した^[44]。
  • （十分に大きな電極間の）シリコン表面に束縛されたリン原子を用いた単原子トランジスタ（英語版）が作製された^[45] 。このトランジスタは360ピコメートルトランジスタと呼ばれた。これはリン原子のファンデルワールス半径の2倍であり、シリコンまでの共有結合半径はより小さい^[46] 。これより小さなトランジスタを作るには、より原子半径の小さい元素を使うか、電子や陽子などの亜原子粒子を用いる必要がある。
• 2016年、バークレー研究所の研究者は1nmゲートのトランジスタを作製した^[47][48] 。この電界効果トランジスタは、チャネル材料としてMoS₂を用い、またカーボンナノチューブがチャネルを反転させるために用いられた。有効チャネル長は約1nmである。しかしドレイン-ソース・ピッチはもっと大きく、マイクロメートルサイズである。
• 2018年、カールスルーエ工科大学の研究者は単原子ゲートのトランジスタを作製した^[49]。