Zen (microarquitectura)
From Wikipedia, the free encyclopedia
| Zen | |||||
|---|---|---|---|---|---|
| Información | |||||
| Tipo | Microarquitectura | ||||
| Desarrollador | AMD | ||||
| Fabricante | GlobalFoundries[1] | ||||
| Fecha de lanzamiento | Primer trimestre de 2017[2] | ||||
| Datos técnicos | |||||
| Memoria | DDR4 | ||||
| Longitud del canal MOSFET | 14 nm (FinFET)[1] | ||||
| Conjunto de instrucciones | AMD64 (x86-64) | ||||
| Código CPUID | Family 17h | ||||
| Número de núcleos |
2–4 (entrada) 4–8 (general) 8–16 (entusiasta)[2][3][4][5] Hasta 32 (servidores)[2][6] | ||||
| Caché L1 | 64 KiB para instrucciones, 32 Kib de datos por núcleo | ||||
| Caché L2 | 512 KiB por núcleo | ||||
| Caché L3 | 8 MiB por cada CCX de cuatro núcleos | ||||
| Tipo de zócalo |
AM4[7] TR4 SP3 | ||||
| Marcas comerciales | |||||
| Nombre (s) de código de producto | |||||
|
Summit Ridge (Escritorio) Whitehaven (Escritorio de alto rendimiento) Raven Ridge (APUs embebidos) Naples (Procesadores de servidor) Snowy Owl (APUs de servidor)[8] | |||||
| Cronología | |||||
| |||||
Zen es el nombre en clave de una microarquitectura de procesadores de AMD, fue usada primero en la serie de procesadores Ryzen en febrero de 2017.[2] La primera demostración de un sistema basado en Zen fue exhibida en la E3 de 2016, y se detalló por primera vez de forma sustancial en un evento organizado a una cuadra del foro de desarrolladores Intel (IDF) 2016. Los primeros procesadores basados en Zen con nombre en clave "Summit Ridge" llegaron al mercado a principios de marzo de 2017, los procesadores de servidor basados en Zen, Epyc, se lanzaron en junio de 2017[9] y las APUs basadas en Zen en noviembre de 2017.[10]
Zen es un diseño desde cero que difiere de la microarquitectura de larga trayectoria Bulldozer. Los procesadores basados en Zen utilizan un proceso FinFET de 14 nm, según los informes, son más eficientes energéticamente, y pueden ejecutar significativamente más instrucciones por ciclo. Se introduce el SMT (multihilo simultáneo), permitiendo que cada núcleo ejecute dos hilos. El sistema de caché también ha sido rediseñado, cambiando la política de escritura de la memoria caché L1 a una del tipo write-back. Los procesadores Zen utilizan tres zócalos diferentes: chips Ryzen para equipos de escritorio y portátiles usan el zócalo AM4, entregando soporte a DDR4; los chips Threadripper basados en Zen para equipos de escritorio de alto rendimiento (HEDT) soportan RAM DDR4 de cuádruple canal (quad-channel) y ofrecen 64 líneas 64 PCIe 3.0 (a diferencia de las 24 líneas en Ryzen), usando el zócalo TR4;[11][12] y los procesadores de servidor Epyc ofrecen 128 líneas PCI 3.0 y DDR4 de óctuple canal (octa-channel) usando el zócalo SP3. pero no todos los procesadores que usan AM4 están basados en la microarquitectura Zen (la séptima generación de APUs y procesadores Anthlon X4 están basados en la microarquitectura Excavator).
Zen se basa en un diseño SoC.[13] Los controladores de memoria, PCIe, SATA y USB están integrados en el mismo chip que los núcleos del procesador. Esto tiene ventajas en el ancho de banda y el consumo de energía, a expensas de la complejidad y área del chip.[14] Este diseño SoC permite que la microarquitectura Zen escale desde computadoras portátiles y mini-PC de factor de forma pequeño hasta computadoras de escritorio de gama alta y servidores.
Para 2020, AMD ya ha despachado 260 millones de núcleos Zen.[15]
Según AMD, el enfoque principal de Zen es aumentar el rendimiento por núcleo.[16][17][18] Características nuevas o mejoradas se incluyen:[19]
- El caché L1 ha cambiado su política de escritura de write-through a una write-back, permitiendo menor latencia y mayor ancho de banda.[20]
- La arquitectura SMT (multihilo simultáneo) permite dos hilos por núcleo, una diferencia del diseño CMT (multihilo agrupado) utilizado en la arquitectura Bulldozer anterior. Esta es una característica ofrecida anteriormente en algunos procesadores IBM, Intel y Oracle.[21]
- Un componente fundamental para todos los procesadores basados en Zen es el Core Complex (CCX) que consta de cuatro núcleos y sus cachés asociados. Los procesadores con más de cuatro núcleos consisten en múltiples CCX conectados por Infinity Fabric.[22] Los procesadores con número de núcleos que no sea un múltiplo de cuatro, tienen algunos núcleos deshabilitados.
- Cuatro ALUs, dos unidades AGU/LSU y dos unidades de coma flotante por núcleo.[23]
- Recientemente introducido el "gran" micro-operation cache.[24]
- Cada núcleo SMT puede enviar hasta seis microoperaciones por ciclo (una combinación de 6 micro-operaciones enteras y 4 micro-operaciones de punto flotante por ciclo).[25][26]
- Ancho de banda L1 y L2 casi 2 veces más rápido, con un ancho de banda total de caché L3 de hasta 5 veces.[27]
- Clock gating (reducción de la energía disipada desactivando señal de reloj cuando no está en uso).[28]
- Predictor de saltos mejorado usando un sistema perceptrón hash con una matriz indirecta de objetivos, similar a la microarquitectura Bobcat,[29] algo que ha sido comparado con una red neuronal por el ingeniero de AMD Mike Clark.[30][31]
- Motor de pila dedicado para modificar el puntero de pilas, similar al de los procesadores Intel Haswell y Broadwell..[32]
- Compatibilidad binaria con la microarquitectura Skylake de Intel:
- Instrucción CLZERO para borrar línea de caché.[33]
- Coalescencia de las entradas de las tablas de paginación (PTE)) , que combina tablas de paginación de 4 kiB en una página de tamaño 32 kiB.
- "Pure Power" (sensores de monitoreo de potencia más precisos).[31][35]
- Neural Net Prediction y Smart Prefetch.[31]
- Precision Boost.[31]
- eXtended Frequency Range (XFR), una función de overclocking automático que aumenta la velocidad del reloj más allá de la frecuencia turbo especificada.[31][36]
Esta es la primera vez en mucho tiempo que los ingenieros tenemos la libertad total de construir un procesador desde cero y hacer lo mejor que podamos. Es un proyecto de varios años con un equipo realmente grande. Es como una maratón con algunas carreras cortas en el medio. El equipo está trabajando muy duro, pero pueden ver la línea de meta. Garantizo que ofrecerá una gran mejora en el rendimiento y el consumo de energía con respecto a la generación anterior.Suzanne Plummer, Líder del equipo Zen, 19 de septiembre de 2015.[37]
@Summit_Ridge@Ryzen_3_1200@YD1200BBM4KAE_UA_1724PGT_9GW9105S70241_DSCx3_bottom_layer_microscope_stitched@5x_(35620962953).jpg)
La arquitectura Zen se basa en un proceso de 14 nanómetros FinFET subcontratado a GlobalFoundries,[38] que a su vez posee una licencia de su proceso de 14 nm de Samsung Electronics.[39] Esto proporciona una mayor eficiencia que los procesos de 32 nm y 28 nm que los anteriores procesadores AMD FX y APUs de AMD, respectivamente.[40] La familia de procesadores Zen "Summit Ridge" usan el zócalo AM4 y cuentan con soporte para memoria DDR4 y una potencia de diseño térmico (TDP) de 95 W.[40] Si bien las hojas de ruta más recientes no confirmaban el TDP para productos de escritorio, sugerían una gama de productos móviles de baja potencia de hasta dos núcleos Zen de 5 a 15 W y para productos móviles orientados al rendimiento con hasta cuatro núcleos Zen de 15 a 35 W de potencia.[41]
Cada núcleo Zen puede decodificar cuatro instrucciones por ciclo de reloj e incluye un caché micro-op que alimenta a dos programadores, un programador para cada uno de los segmentos enteros y de coma flotante.[28][42] Cada núcleo tiene dos unidades de generación de direcciones, cuatro unidades enteras y cuatro unidades de coma flotante. Dos de las unidades de coma flotante son sumadores, y dos son sumadores múltiples. Sin embargo, usando operaciones de multiplicación con suma puede evitar la operación de adición simultánea en una de las unidades sumadoras.[43] También hay mejoras en el predictor de ramas. El tamaño del caché L1 es de 64 KiB para instrucciones por núcleo y 32 KiB para datos por núcleo. El tamaño del caché L2 es de 512 KiB por núcleo y el caché L3 es de 1 a 2 MB por núcleo. Los caché L3 ofrecen 5 veces el ancho de banda de los diseños anteriores de AMD.[27]
Historia y desarrollo
AMD comenzó a planificar la microarquitectura Zen poco después de volver a contratar a Jim Keller en agosto de 2012.[44] AMD reveló formalmente Zen en el año 2015.
El equipo a cargo del Zen fue dirigido por Keller (quien se fue de AMD en septiembre de 2015 después de un período de 3 años) y la líder del equipo Zen, Suzanne Plummer.[45][46] El jefe de microarquitectura de Zen fue uno de los socios principales de AMD, Michael Clark.[47][48][49]
Zen se planeó originalmente para 2017 siguiendo sul núcleo hermano K12 basado en ARM64, pero en el Financial Analyst Day de 2015 de AMD se reveló que la microarquitectura K12 fue retrasada en favor de comenzar el diseño de Zen, para permitirle ingresar al mercado dentro del plazo del año 2016,[7] con el lanzamiento de los primeros procesadores basados en Zen que se esperaban para octubre de 2016.[50]
En noviembre de 2015, una fuente dentro de AMD informó que los microprocesadores Zen habían sido probados y "cumplieron con todas las expectativas" sin "cuellos de botella significativos encontrados".[1][51]
En diciembre de 2015, se rumoreaba que Samsung podría haber sido contratado como fabricante de los procesadores FinFET de 14 nm de AMD, incluyendo tanto Zen como la próxima microarquitectura de procesadores gráficos de AMD, llamada Polaris.[52] Esto fue aclarado por el anuncio de julio de 2016 de AMD de que los productos se habían producido con éxito en el proceso FinFET de 14 nm de Samsung.[53] AMD declaró que Samsung se usaría "si fuera necesario", argumentando que esto reduciría el riesgo de AMD al disminuir la dependencia a cualquier empresa fabricante de semiconductores.
En diciembre de 2019, AMD comenzó a lanzar productos Ryzen de primera generación creados con la arquitectura Zen + de segunda generación.[54]
