Zen 2
From Wikipedia, the free encyclopedia
GlobalFoundries (Chip de la interfaz E/S (I/O die))
| Zen 2 | |||||
|---|---|---|---|---|---|
|
| |||||
| Información | |||||
| Tipo | Microarquitectura | ||||
| Desarrollador | AMD | ||||
| Fabricante |
TSMC (Chip del núcleo del procesador (Core die)) GlobalFoundries (Chip de la interfaz E/S (I/O die)) | ||||
| Fecha de lanzamiento | julio de 2019 | ||||
| Datos técnicos | |||||
| Memoria | DDR4 | ||||
| Longitud del canal MOSFET | 7 nm (TSMC)[1][2] | ||||
| Número de núcleos | Hasta 64 | ||||
| Caché L1 | 64 KiB por núcleo | ||||
| Caché L2 | 512 KiB por núcleo | ||||
| Tipo de zócalo |
AM4 SP3 sTRX4 | ||||
| Marcas comerciales | |||||
| Nombre (s) de código de producto | |||||
|
Matisse (Escritorio) Rome (Servidores)[2] Castle Peak (Escritorio de alto rendimiento) Renoir (Portátiles) | |||||
| Cronología | |||||
| |||||
Zen 2 es el nombre en clave para el sucesor de las microarquitecturas Zen y Zen+ de AMD, fabricado con tecnología de nodo de MOSFET de 7 nanómetros de la compañía TSMC y alimentando la tercera generación de procesadores Ryzen, conocidos como Ryzen 3000 para los chips de escritorio de segmento general y Threadripper 3000 para sistemas de escritorio de alta gama.[3][4] Los procesadores de la serie Ryzen 3000 se lanzaron el 7 de julio de 2019,[5][6] mientras que los procesadores Epyc para servidores basados en Zen 2 (con nombre en clave "Rome") se lanzaron el 7 de agosto de 2019.[7] En noviembre de 2019 se lanzó otro procesador Ryzen 9, el 3950X. En la CES de 2019, AMD mostró una muestra de ingeniería de un Ryzen de tercera generación que contenía un chiplet (conjunto de chips o pastillas de circuito integrado) con ocho núcleos y 16 hilos. La CEO de AMD, Lisa Su, decía que esperaba más de ocho núcleos en la alineación final de los procesadores Ryzen 3000.[8] En la Computex de 2019, AMD reveló que los chips Zen 2 "Matisse" tendrían hasta 12 núcleos,, y unas semanas más tarde también se reveló un chip de 16 núcleos en la E3 2019.[9][10]
Zen 2 incluye mitigaciones a nivel de hardware de la vulnerabilidad de seguridad de "Spectre".[11] Los procesadores EPYC basados en Zen 2 utilizan un diseño en el cual varias pastillas de circuito integrado o chips (hasta ocho en total), fabricadas en un proceso de litografía de 7 nm (conocidas como "chiplets") son combinadas con un chip de 14 nm encargado de la interfaz E/S (I/O die) en cada encapsulado de módulos multichip (MCM). Con este diseño de chip, hasta 64 núcleos físicos y 128 hilos en total (con multihilo simultáneo o SMT) son soportados por zócalo.[12] Zen 2 entrega aproximadamente un 29% más instrucciones por ciclo que zen.[13]
Nuevas características
Zen 2 es una desviación significativa del paradigma de diseño físico de las arquitecturas Zen anteriores, Zen y Zen+. Zen 2 se cambia a un diseño de módulos multichip en donde los componentes de E/S del procesador están separados en un chip aparte, que también se le llama chiplet en este contexto. Esta separación tiene beneficios en la escalabilidad y capacidad de fabricación.. Como las interfaces físicas no escalan muy bien con las reducciones en el proceso de fabricación, su separación en diferentes chips permite que estos componentes puedan ser fabricados en un proceso de tamaño de nodo más grande y maduro que el proceso usado para un chip de procesador. Los chips de procesador (referidos por AMD como Core Complex Dies o CCDs), ahora más compactos debido a la separación de los componentes E/S en otro chip, pueden ser fabricados con un proceso de litografía más pequeño, con menores defectos de fabricación de los que tendría un chip de mayor tamaño (ya que el número de defectos es proporcional al tamaño del circuito integrado). Adicionalmente, el chip central de E/S puede comunicarse con varios chiplets, facilitando la construcción de procesadores con una gran cantidad de núcleos.[14][15][16]

Con Zen 2, cada chiplet de procesador alberga 8 núcleos, dispuestos en dos core complexes (CCX) de 4 núcleos cada uno. Estos chiplets están fabricados con un tamaño de nodo MOSFET de 7 nm de la compañía TSMC y tienen un tamaño aproximado de 74 a 80 mm².[15] El chiplet tiene unos 3.900 millones de transistores, mientras que el IOD de 12 nm (el chip E/S) es de unos 125 mm² y tiene unos 2090 millones de transistores.[17] La cantidad de caché L3 se ha duplicado a 32 MiB, ahora cada núcleo de un chiplet de 8 núcleos tiene acceso a 4 MiB de caché L3 comparado a los 2 MiB de Zen y Zen+.[18] El rendimiento de las instrucciones AVX2 mejora enormemente con un aumento en el ancho de la unidad de ejecución de 128 bits a 256 bits.[19]
Existen múltiples variantes de los chips E/S: uno fabricado por GlobalFoundries con un proceso de litografía de14 nanómetros, y otro fabricando por la misma compañía con un proceso de 12 nanómetros. Los chips de 14 nanómetros tienen más funciones y son usados en los procesadores EPYC "Rome", mientras que las versiones de 12 nm se utilizan para procesadores del segmento consumidor.[15]
La arquitectura Zen 2 de AMD puede ofrecer un mayor rendimiento con un menor consumo de energía que la arquitectura Cascade Lake de Intel, un ejemplo, el AMD Ryzen Threadripper 3970X con un TDP de 140 W en modo ECO ofrece un rendimiento superior al Intel Core i9-10980XE que tiene un TDP de 165 W.[20]
- Algunas nuevas extensiones del conjunto de instrucciones: WBNOINVD, CLWB, RDPID, RDPRU, MCOMMIT.[21][22]
- Mitigaciones de hardware contra la vulnerabilidad Spectre V4.[23]