Jaguar (マイクロアーキテクチャ)
From Wikipedia, the free encyclopedia
| 生産時期 | 2013年5月から |
|---|---|
| 販売者 | AMD |
| 設計者 | AMD |
| 生産者 | TSMC |
| プロセスルール | 28nm から 16nm |
| アーキテクチャ | x86 |
| マイクロアーキテクチャ | Jaguar |
| 命令セット | AMD64 |
| コア数 |
2から8 （スレッド数：2から8） |
| ソケット | Socket AM1 |
| コードネーム |
Temash Kabini Kyoto |
| 前世代プロセッサ | Bobcat |
| 次世代プロセッサ | Puma |
| L1キャッシュ |
コアあたり64KB （命令32KB, データ32KB） |
| L2キャッシュ | コアあたり512KB |
| GPU | Radeon |
| ブランド名 |
AMD APU Athlon Athlon X4 Sempron Opteron |
.jpg)
Jaguarマイクロアーキテクチャ（ジャガーもしくはジャギュア[1] マイクロアーキテクチャ）とは、アドバンスト・マイクロ・デバイセズによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2013年5月23日に正式発表され[2]、AMD APUとして製品化された。
Bobcatアーキテクチャを継承しており、Jaguarの後継のマイクロアーキテクチャとして2014年にPumaが登場した。2命令発行可能なスーパースカラーでアウトオブオーダーを実行可能な設計となっている。AMDから販売されたデスクトップ、ノートパソコン向けのKabini、タブレット向けのTemash、サーバー向けのKyotoの各APUで採用されたほか、セミカスタムデザインされたプロセッサがPS4シリーズ、Xbox Oneシリーズなどのゲーム機でも採用された。
特徴
- コアあたり32KB 命令 + 32KB データ L1キャッシュ , パリティエラー検出機能を搭載[3]
- 2つまたは4つのコアで共有される16wayで接続された1～2MB統合L2キャッシュ、ECCエラー訂正機能を搭載
- スーパースカラー、アウトオブオーダー
- 2本の整数演算実行ユニット
- 2本の128-bit幅の浮動小数点演算実行ユニット
- ハードウェア整数除算ユニット
- サポートする拡張命令： MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, SSE4.1, SSE4.2, AVX, F16C, CLMUL, AES, BMI1, MOVBE (Move Big-Endian instruction), XSAVE/XSAVEOPT, ABM (POPCNT/LZCNT), and AMD-V
