Piledriver (マイクロアーキテクチャ)

From Wikipedia, the free encyclopedia

生産時期 2012年5月から
販売者 AMD
設計者 AMD
生産者 GF
Piledriver
生産時期 2012年5月から
販売者 AMD
設計者 AMD
生産者 GF
プロセスルール 32nm
アーキテクチャ x86
マイクロアーキテクチャ Bulldozer
命令セット AMD64
コア数 2から16
(スレッド数:2から16)
ソケット Socket FS1
Socket FM2
Socket AM3+
Socket C32
Socket G34
コードネーム Trinity
Richland
Vishera
Delhi
Seoul
Abu Dhabi
前世代プロセッサ Bulldozer
次世代プロセッサ Steamroller
L1キャッシュ コアあたりデータ16KB
モジュールあたり命令64KB
L2キャッシュ モジュールあたり最大2MB
L3キャッシュ 最大16MB
GPU Radeon
ブランド名 AMD FX
AMD APU
Athlon X4
Athlon X2
Sempron
Opteron
テンプレートを表示

Piledriver(パイルドライバー)とは、アドバンスト・マイクロ・デバイセズによって開発されたマイクロプロセッサである。2012年5月15日に正式発表され[1]AMD FXプロセッサおよびAMD APUとして製品化された。

Bulldozer系統の2世代目となるアーキテクチャ。最初にノート向けのAPUで採用され[2]、その後デスクトップ向けのAPU[3]、デスクトップ・サーバー向けのCPUと展開した[4][5]

特にAPU製品においては、CPUアーキテクチャの更新だけでなくGPUアーキテクチャの更新やHSAへの対応が行われるなど、CPUとGPUの統合における重要な転換点となった[6]

一方で、CPU製品については、後継のRyzenが登場するまでの間、本アーキテクチャのラインナップが維持された。

特徴

オリジナルのBulldozerと同様に32nm SOIプロセスで設計されてはいるが、複数の改善が加えられた[7][8]

  • IPCと動作周波数の向上
  • 第3世代のTurbo CORE
  • 分岐予測とハードウェアプリフェッチの改善
  • 浮動小数点演算と整数演算装置のスケジューラーの改善
  • FMA3命令とF16C命令を追加
  • L1キャッシュのTLBを大容量化およびL2キャッシュの効率性を改善
  • リーク電流の低減と電力および温度管理の改善

製品一覧

脚注

関連項目

Related Articles

Wikiwand AI