モバイル・マイクロアーキテクチャ
From Wikipedia, the free encyclopedia
| 生産時期 | 2003年3月から |
|---|---|
| 生産者 | インテル |
| プロセスルール | 130nm から 65nm |
| アーキテクチャ | x86 |
| マイクロアーキテクチャ | P6 |
| 命令セット | IA-32 |
| コア数 |
1から2 （スレッド数：1から2） |
| ソケット |
Socket 479 Socket M |
| コードネーム |
Banias Dothan Stealey Tolapai Canmore Yonah Sossaman |
| 前世代プロセッサ | P6 |
| 次世代プロセッサ |
Core Bonnell |
| L1キャッシュ |
コアあたり64KB （命令32KB, データ32KB） |
| L2キャッシュ | 最大2MB |
| ブランド名 |
Core Duo Core Solo Pentium Dual-Core Pentium M Celeron Celeron M Xeon |
モバイル・マイクロアーキテクチャとは、インテルによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2003年3月12日に正式発表され[1]、Pentium Mプロセッサとして製品化された。
インテルがノートPC用のCPUに初めて特化させたマイクロアーキテクチャである[2]。
90年代末、IntelはAMDとの猛烈な性能競争により、プロセッサの消費電力や発熱が急激に増大し問題となりつつあった。更にTransmetaがx86互換の低消費電力CPUとしてCrusoeを発表し支持を集めていた。しかし、次期主力として開発されていたNetBurstマイクロアーキテクチャは性能競争に特化したものであり、モバイル向けにはまるで向かないことがほぼわかっていた[3]。
Intelはこれらの課題に対応するための組織再編を実施し[4]、プロセッサの消費電力を下げるためにモバイル・プラットフォーム事業部として専任組織を独立させた[5]。プロセッサの開発にはTillamookから続く仕事を買われたイスラエルのハイファチームを抜擢した[6]。
ハイファチームはP6マイクロアーキテクチャのPentium IIIを分析し、CPUを一から設計し直した。Micro-OPs FusionやSSE2、4倍速のシステムバスなど新機構を採用することで動作クロックの高いPentium 4-Mより高性能としながらも回路規模を徹底的に最適化することでTDPを抑え、高度なクロックゲーティングの導入により平均消費電力を下げた[7]。
特徴
- Micro-OPs Fusion
- 大容量キャッシュ
- 積極的なクロックゲーティング
- 高効率のシステムバス
バリエーション
| Pentium M | EP80579 | Core | |
| デュアル・コア | |||
| SSE命令のMicro-OPs Fusion | |||
| SSE命令の同時デコード数向上 | |||
| SSE2 ShuffleとUnpack命令の高速化 | |||
| 整数除算(IDIV)の高速化 | |||
| 動的な分岐予測 | ストリーミングSIMD拡張命令3 | ||
| スタック操作専用マネージャー | 浮動小数点演算性能の向上 | ||
| Micro-OPs Fusion | Intel Virtualization テクノロジー | ||
| 大容量キャッシュ | Intel Dynamic Power Coordination | ||
| ストリーミングSIMD拡張命令2 | DDR2 メモリコントローラー | Intel Advanced Thermal Manager | |
| Execute Disable Bit | |||
| ハードウェアクロックゲーティングの細分化 | I/O コントローラー | Enhanced Deeper Sleep | |
| レジスタアクセスマネージャーの拡張 | |||
| 拡張版 Intel SpeedStep テクノロジー (Geyserville III) |
Intel QuickAssist テクノロジー | 共有L2キャッシュ | |
| データプリフェッチの拡張 | |||
| 省電力4倍速バス | |||
| Banias | Dothan | Tolapai | Yonah |
