ARM Cortex-A55
From Wikipedia, the free encyclopedia
Le Cortex-A55 est un processeur implémentant le jeu d'instructions ARMv8.2-A 64 bits conçu par ARM Holding plc, et annoncé en . Il s'agit d'un processeur avec pipeline superscalaire à exécution dans l'ordre, destiné à remplacer le Cortex-A53.
32–128 KB (16–64 KB I-cache avec parité, 16–64 KB D-cache)
| Production | 2017 |
|---|---|
| Concepteur | ARM Holdings |
| Fréquence | 1,25[1] GHz à 2,31[1] GHz |
|---|
| Niveau 1 |
par coeur : 32–128 KB (16–64 KB I-cache avec parité, 16–64 KB D-cache) |
|---|---|
| Niveau 2 | 64–256 KB |
| Niveau 3 | 512 KB – 4 MB |
| Cœur |
1–8 par cluster, plusieurs clusters possibles |
|---|
| Architecture | ARMv8.2-A |
|---|---|
| Famille | Cortex-A |
Architecture
Le Cortex-A55 est destiné à remplacer le Cortex-A53 datant de 2014. D'après ARM, le Cortex-A55 aurait, par rapport à son prédécesseur, des performances supérieures de 18 %, une efficacité énergétique meilleure de 15 % et une prédiction de branchements améliorée[2].
Avec le Cortex-A75, ces deux processeurs sont les premiers modèles d'ARM à supporter la technologie DynamIQ[3],[4], succédant au big.LITTLE en apportant une meilleure flexibilité à la conception des puces (typiquement des configurations du type 1 cœur big et 7 LITTLE). Ces deux processeurs permettent également l'ajout d'un cache L3, ce qui n'était pas le cas du Cortex-A53[3].
Implémentations
- Realtek RTD1619
Lien externe
- (en) « Cortex-A55 », sur developer.ARM.com
