ARM Cortex-A75
From Wikipedia, the free encyclopedia
128 Ko (64 Ko I-cache avec parité, 64 Ko D-cache)
| Production | 2017 |
|---|---|
| Concepteur | ARM Holdings |
| Fréquence | 3,0 GHz |
|---|
| Niveau 1 |
Par coeur : 128 Ko (64 Ko I-cache avec parité, 64 Ko D-cache) |
|---|---|
| Niveau 2 | 256–512 Ko |
| Niveau 3 | 1–4 Mo |
| Cœur |
1–8 par cluster, plusieurs clusters possibles |
|---|
| Architecture | ARMv8.2-A |
|---|
L'ARM Cortex-A75 est une processeur (CPU) implémentant le jeu d'instructions 64 bits ARMv8.2-A conçu par le centre de conception de Sophia Antipolis d'ARM Holdings. Le Cortex-A75 possède un pipeline superscalaire à exécution dans le désordre et un décodeur à 3 voies[1]. Le Cortex-A75 succède au Cortex-A73, conçu pour améliorer les performances de 20 % par rapport à ce dernier dans les applications mobiles tout en conservant la même efficacité[2].
Selon ARM, le A75 devrait offrir une amélioration des performances comprise entre 16 et 48 % par rapport à un A73 et vise des charges de travail dépassant celles des appareils mobiles. Le A75 dispose également d'un TDP augmenté de 2 W, permettant des performances accrues[3].
Les coeurs Cortex-A75 and Cortex-A55 sont les premiers produits supportant la technologie DynamIQ d'ARM[2],[3]. Succédant à big.LITTLE, cette technologie est conçue pour être plus flexible et évolutive lors de la conception de produits multi-cœurs.
