ARM Cortex-A710

From Wikipedia, the free encyclopedia

L'ARM Cortex-A710 est le successeur du Cortex-A78, étant le CPU Cortex "big" de la 1re génération ARMv9[1]. C'est le compagnon du coeur efficace "LITTLE" Cortex-A510. Il a été conçu par le centre ARM Ltd. d'Austin[2]. C'est la 4e et dernière itération de la famille de coeurs conçus par Arm Austin[2].

Production 2021
Concepteur ARM Ltd.
Niveau 1 Par coeur :
64/128 KiB
(32/64 KiB I-cache avec parité,
32/64 KiB D-cache)
Niveau 2 256/512 KiB par coeur
Faits en bref Production, Concepteur ...
ARM Cortex-A710
Informations générales
Production 2021
Concepteur ARM Ltd.
Taille du cache
Niveau 1 Par coeur :
64/128 KiB
(32/64 KiB I-cache avec parité,
32/64 KiB D-cache)
Niveau 2 256/512 KiB par coeur
Niveau 3 256 KiB – 16 MiB (optionnel)
Spécifications physiques
Cœur 1-8 par cluster
Architecture et classification
Architecture ARMv9.0-A
Famille Cortex-A
Produits, marques, modèles, variantes
Variantes Cortex-A510
Cortex-X2
Historique

Cortex-A78 Cortex-A715

modifier

Fermer

Il fait partie de la série Total Compute Solutions 2021 (TCS21) d'ARM avec le Cortex-X2, le Cortex-A510, le Mali-G710 et CoreLink CI-700/NI-700[3].

Changements architecturaux par rapport au Cortex-A78

Le processeur comporte les changements suivants[2] :

  • Largeur du Rename / Dispatch : 5 (contre 6) ;
  • pipeline à 10 étages (contre 11) ;
  • Un des deux seuls cœurs ARMv9 supportant EL0 AArch32, avec l'ARM Cortex-A510.

Améliorations :

  • Augmentation de 10 % des performances comparé au Cortex-A78[4] ;
  • Augmentation de 30 % des performances énergétiques comparé au Cortex-A78 ;
  • Augmentation d'un facteur 2 des performances en Machine Learning (ML)[1].

Comparaison des architectures

Davantage d’informations μArch, Cortex-A77 ...
Cœurs "big"
μArch Cortex-A77 Cortex-A78 Cortex-A710 Cortex-A715 Cortex-A720 Cortex-A725
Nom de code Deimos Hercules Matterhorn Makalu Hunter Chaberton
Fréquence horloge
max (GHz)		 2.6 ~3.0 -
Architecture ARMv8.2-A ARMv9.0-A ARMv9.2-A
AArch - 32 bits et 64 bits 64 bits
Taille du tampon de
réorganisation (ROB)		 160 160 192+ [5] ? -
Cache L0 (entrées Mops) - 1536 [6] 0 [7] -
Cache L1 (I + D) (KiB) 64 + 64 32/64 + 32/64 64 + 64
Cache L2 (KiB) 256–512 128–512 0.25–1 [8]
Cache L3 (MiB) 0–4 0–8 0–16 0–32 [9]
Largeur de décodage 4 voies 5 voies
Largeur du dispatch 6 Mops/cycle 5 Mops/cycle [10] ? -
Fermer

Utilisation

Voir aussi

Articles connexes

  • ARM Cortex-X2, microarchitecture haute performance apparentée
  • Comparaison des processeurs ARM (en), famille ARMv8

Lien externe

Références

Related Articles

Wikiwand AI